電子報
專利雷達｜月報
2026年6月
AI晶片的下一道護城河
光互連專利戰開打
誰將掌握下一代AI基礎設施的關鍵話語權？
從GPU、HBM到Chiplet，AI產業正在突破運算極限。然而，當資料傳輸逐漸成為系統效能的最大瓶頸，一場圍繞矽光子、先進封裝與光互連架構的專利競賽已悄然展開。
Lightmatter、Ayar Labs、Marvell與Intel等企業，正透過Optical Interposer、Optical I/O Chiplet、Photonic Fabric、Glass Optical Interposer與Co-Packaged Optics（CPO）等技術，重新定義未來AI資料中心的運作方式。這不只是光通訊技術的演進，更是一場關於下一代AI基礎設施主導權的競爭。
導言：當AI競賽從算力競爭走向互連競爭
過去十多年來，全球半導體產業始終圍繞著同一個問題運轉：如何讓晶片變得更快。
從摩爾定律推動的製程微縮，到GPU成為人工智慧時代的核心運算引擎，產業不斷突破效能極限。然而，當生成式AI與大型語言模型快速發展，AI系統的規模已從單一晶片演進為數千甚至數萬顆GPU協同運作的超大型運算平台，一個新的瓶頸開始浮現。
限制AI發展速度的，不再只是算力，而是資料流動能力。
當GPU、高頻寬記憶體（HBM）、交換器與伺服器之間必須持續交換海量資料時，傳統電互連技術正逐漸接近頻寬、功耗與散熱的物理極限。愈來愈多研究機構與產業領導者開始認為，下一波AI革命的關鍵，不一定來自更強大的運算晶片，而可能來自更高效率的互連架構。
於是，光開始進入晶片。從封裝內部的Optical Interposer，到Optical I/O、Photonic Fabric，再到Co-Packaged Optics（CPO）與Glass Optical Interposer，全球半導體產業正投入一場新的技術競賽。競爭的核心不再只是運算能力，而是誰能建立支撐未來AI超級電腦運作的光速神經網路。
本期《專利雷達》將從專利布局出發，解析全球光子晶片與光互連技術的重要發展路線，探索下一代AI基礎設施背後的關鍵創新，以及誰正在打造AI時代的新護城河。
光互連技術版圖：下一代AI基礎設施的關鍵拼圖
隨著AI系統規模快速擴張，資料傳輸正成為限制效能提升的重要因素。從封裝內部、晶片I/O，到資料中心級光網路，全球半導體產業正透過不同技術路線建立光互連生態系。
|
技術方向 |
代表企業 |
核心專利價值 |
|---|---|---|
|
Optical Interposer |
Lightmatter |
AI先進封裝平台 |
|
Optical I/O Chiplet |
Ayar Labs |
晶片級光學I/O |
|
Photonic Fabric |
Marvell |
AI記憶體互連架構 |
|
Glass Optical Interposer |
Intel |
下一代封裝平台 |
|
Co-Packaged Optics（CPO） |
Intel、Ayar Labs |
AI資料中心光網路 |
從封裝平台到資料中心網路，光互連技術正逐步成為AI基礎設施的重要骨幹，而相關專利布局也正在形成下一波半導體競爭的新護城河。
Lightmatter布局 Optical Interposer 專利，搶占AI先進封裝新戰場
當AI產業持續追求更大的模型與更強的算力時，半導體產業正面臨一個新的現實：限制AI效能的關鍵，逐漸不再是運算能力本身，而是資料移動能力。
過去二十年來，晶片設計的進步主要來自製程微縮與電晶體數量增加。然而進入生成式AI時代後，單一系統往往需要整合多顆GPU、高頻寬記憶體（HBM）以及各種Chiplet。當運算資源愈來愈多，資料必須在不同晶粒之間高速交換，封裝內部的互連頻寬開始成為新的瓶頸。這也是美國矽光子新創公司Lightmatter受到產業高度關注的原因。
與許多矽光子公司聚焦於光收發器或光模組不同，Lightmatter選擇直接挑戰封裝架構本身。其核心技術Passage Optical Interposer，是將光波導（Optical Waveguide）整合進中介層（Interposer）之中，讓資料能夠透過光而非電訊號在晶片之間傳輸。
要理解這項技術的重要性，可以先理解傳統晶片封裝的限制。目前絕大多數高效能晶片仍依賴電訊號進行資料交換，而輸入輸出介面（I/O）多半位於晶片邊緣。隨著晶片尺寸持續擴大，這種設計會產生所謂的Shoreline Problem：晶片內部運算能力可以持續增加，但能夠進出的訊號數量卻受到邊界長度限制。結果就是GPU效能愈來愈強，資料卻無法同樣快速地流動。
Lightmatter的專利布局正是圍繞這個問題展開。其Optical Interposer技術將大規模光波導互連網路建構於中介層內部，讓光訊號可以穿越整個封裝。不同於傳統I/O必須集中在晶片周圍，光學I/O可以分布於晶片表面的任何位置，形成Lightmatter所稱的Edgeless I/O架構。這意味著未來GPU、HBM與各種Chiplet之間的資料交換，可望突破傳統電互連的物理限制。
從專利角度觀察，Lightmatter真正的價值並非單一光學元件，而是一種平台型技術。其專利布局涵蓋光波導路由架構、光電整合封裝、3D Photonic Interposer、光交換網路以及超大型晶粒互連等關鍵領域。這些專利共同構成未來AI先進封裝平台的重要基礎。
2025年發表的Passage M1000平台可提供高達114 Tbps的總光學頻寬，支援256條光纖連接，並能連結數千顆GPU形成單一運算域。這項能力的意義不只是速度提升，而是讓未來AI系統能夠突破現有伺服器與機櫃架構的限制，向更大規模的運算叢集發展。
產業界普遍認為，AI基礎設施的下一個競爭焦點將從運算晶片逐漸轉向互連架構。在這樣的背景下，Optical Interposer的重要性有些類似於高速公路系統之於現代城市。當道路容量不足，再強大的引擎也無法發揮效能；同樣地，當資料無法快速流動，再強大的GPU也無法完全發揮算力。
因此，Lightmatter的專利價值並不只是解決今天的頻寬問題，而是在為未來數萬顆GPU協同運作的AI超級電腦建立基礎架構。當產業逐漸從電互連走向光互連，Optical Interposer很可能成為下一代AI封裝平台的重要核心，而掌握相關專利的企業，也有機會在未來十年的AI基礎設施競賽中取得關鍵優勢。
然而，Optical Interposer主要解決的是封裝內部的資料傳輸問題。若要讓光訊號真正成為GPU與AI加速器的原生I/O能力，仍需要新的晶片級光學介面。這也成為Ayar Labs切入市場的機會。
Ayar Labs以 Optical I/O Chiplet 切入，打造AI光互連新標準
如果說GPU是AI時代最耀眼的明星，那麼資料傳輸系統則是支撐這些運算引擎運作的隱形基礎設施。當前全球AI競賽正持續推動模型規模與運算需求成長，但產業逐漸發現，未來最大的瓶頸可能不是晶片算力不足，而是資料移動速度跟不上運算速度。
在傳統電腦架構中，資料主要透過銅線與電訊號在晶片之間傳輸。然而當AI資料中心開始部署數千甚至數萬顆GPU時，電訊號互連面臨愈來愈嚴重的功耗、散熱與訊號衰減問題。隨著頻寬需求進入每秒數十Tbps等級，光互連被視為突破限制的重要方向。
成立於2015年的Ayar Labs，是這股技術浪潮中最受矚目的矽光子新創之一。與許多光通訊公司專注於外部光模組不同，Ayar Labs的核心理念是將光學連接能力直接帶入晶片封裝之中。該公司提出的Optical I/O Chiplet，試圖讓光訊號像電訊號一樣成為晶片的原生輸入輸出介面。這種構想被認為有機會改變未來AI伺服器與資料中心的設計方式。
Ayar Labs最具代表性的產品是TeraPHY Optical I/O Chiplet。不同於傳統光模組位於主機板或交換器外部，TeraPHY可以直接與GPU、CPU、AI加速器或交換器ASIC共同封裝在同一個System-in-Package（SiP）之中。透過矽光子技術，資料可以在封裝內直接轉換成光訊號，再經由光纖傳輸到其他晶片或伺服器。這種設計大幅縮短電訊號傳輸距離，降低能源消耗，同時提高系統頻寬。
從專利布局角度來看，Ayar Labs真正的價值並非單一光收發器，而是一套完整的光I/O平台架構。其專利主要圍繞矽光子收發器設計、封裝內光互連架構、多波長雷射技術以及Chiplet標準化介面等領域。其中最具代表性的創新，是將光收發器縮小成可封裝的Chiplet，並透過標準介面與運算晶粒整合。這使光通訊從機櫃層級進入封裝層級，成為晶片架構的一部分。
另一項重要專利資產來自SuperNova多波長雷射平台。傳統光通訊系統往往需要多組雷射光源，而Ayar Labs透過多波長雷射技術與波分多工（Wavelength Division Multiplexing, WDM）架構，讓單一光纖能同時傳輸大量資料。這種設計大幅提升頻寬密度，也是其能夠支援AI超級叢集的重要原因。
近年來，Ayar Labs更積極投入UCIe（Universal Chiplet Interconnect Express）生態系建設。2025年，公司發表被稱為全球首款符合UCIe標準的Optical Chiplet，試圖建立未來光學Chiplet的標準互連模式。若這項標準獲得產業廣泛採用，Ayar Labs的專利價值將不僅來自技術本身，更可能來自未來生態系與標準制定權。
值得注意的是，包括Intel、NVIDIA、AMD以及GlobalFoundries等產業巨頭都曾投資或參與Ayar Labs生態系發展，顯示市場普遍認為光I/O將成為下一代AI基礎設施的重要組成。與此同時，Ayar Labs也與台積電矽光子平台展開合作，進一步推動Optical I/O Chiplet走向量產化。
從產業發展脈絡來看，Lightmatter希望解決的是封裝內部的高速道路問題，而Ayar Labs則希望建立每顆晶片與外界溝通的交流道。當未來AI系統由數千顆GPU共同運作時，Optical I/O Chiplet的重要性將不亞於運算晶片本身。因為決定AI系統規模上限的，不再只是GPU效能，而是這些GPU能否高效率地交換資料。
當光學I/O開始進入封裝之後，產業下一步思考的問題已不再是單顆晶片如何互連，而是如何讓整個AI叢集共享運算與記憶體資源。這正是Photonic Fabric技術受到關注的背景。
Marvell強化 Photonic Fabric 布局，瞄準AI記憶體互連市場
如果說Lightmatter希望利用Optical Interposer改變晶片封裝內部的資料流動方式，Ayar Labs則致力於讓光訊號直接進入晶片封裝，那麼Photonic Fabric（光子互連架構）所代表的技術願景則更加宏大：它試圖重新設計整個AI資料中心的運作架構。
近年來，生成式AI模型的規模快速擴張，從數十億參數發展到數千億甚至兆級參數。這種變化帶來一個新的挑戰：GPU的運算能力提升速度遠快於資料供應速度。即使最先進的AI加速器擁有強大的運算效能，仍經常因為等待資料從記憶體傳輸而無法充分發揮效能。這種現象在半導體產業中被稱為Memory Wall（記憶體牆）。
傳統資料中心架構中，GPU、HBM記憶體與網路設備大多透過電訊號互連。當系統規模愈來愈大時，電訊號不僅消耗大量能源，也受到距離與頻寬的限制。因此，產業開始尋找能夠突破電互連極限的新方法，而光互連被視為最有潛力的解決方案之一。
Photonic Fabric最初由Celestial AI開發，Marvell已於2026年完成收購並將相關技術納入其AI基礎設施布局。與傳統光通訊技術主要應用於機櫃之間的連接不同，Photonic Fabric的目標是讓光訊號深入AI系統核心，支援封裝、系統與機櫃層級的高速連接，建立以光為基礎的資料傳輸平台。
從技術角度來看，Photonic Fabric最重要的創新並非單一光學元件，而是提出Memory Disaggregation（記憶體解耦）的概念。在傳統系統中，每顆GPU只能使用封裝內有限的HBM容量，當模型規模持續增加時，記憶體很快就成為限制因素。Photonic Fabric希望利用超高速光互連，讓多個運算節點共享大規模記憶體資源。換句話說，未來AI系統的記憶體不再需要與GPU固定綁定，而可被動態調度與共享。
這種架構改變了AI基礎設施的設計邏輯。過去業界關注的是如何製造更大的GPU，而Photonic Fabric關注的則是如何讓許多GPU像單一系統般運作。當運算資源與記憶體資源能夠透過光互連自由組合時，AI叢集的規模將不再受限於單一伺服器或機櫃。
從專利布局來看，Photonic Fabric的核心價值主要來自於其系統級光互連架構。相關專利涵蓋光電整合封裝（Optoelectronic Systems-in-Package）、高速光調變器（Electro-Absorption Modulator, EAM）、光交換器（Optical Switch）、矽光子平台以及記憶體共享架構等領域。這些專利共同構成一個完整的光子資料網路，而不只是單一光通訊元件。
值得注意的是，Photonic Fabric的專利實力在2024年獲得大幅提升。當時Celestial AI收購Rockley Photonics的大量矽光子專利資產，使其專利組合擴展至超過200件。這些專利涵蓋光交換技術、光電封裝、高速調變器與矽光子平台等關鍵領域，進一步鞏固了Photonic Fabric作為AI光互連平台的技術基礎。
學術研究顯示，Photonic Fabric架構未來可支援超過百Tbps等級的資料傳輸能力，並建立數十TB規模的Shared Memory Pool（共享記憶體池）。對於大型語言模型訓練與推論而言，這種能力不僅能提升運算效率，也有機會降低資料搬移所帶來的能源消耗。
從產業角度來看，Photonic Fabric的意義不只是光互連技術的進步，更代表AI產業正從運算競爭逐步走向系統架構競爭。未來決定AI資料中心效能的關鍵，可能不再是單顆GPU有多快，而是整個系統能否讓數千顆GPU與海量記憶體資源高效率地協同運作。
然而，無論是Optical I/O或Photonic Fabric，最終都需要新的封裝平台支撐。於是，Glass Optical Interposer開始成為產業關注的新焦點。
Intel布局 Glass Optical Interposer，搶攻後矽時代封裝平台
當光互連逐漸成為AI產業的重要發展方向時，一個新的問題也開始浮現：如果未來封裝內部不僅要傳輸電訊號，還要同時承載大量光訊號，那麼目前使用的封裝材料是否仍然適合？這正是Intel近年積極投入Glass Optical Interposer技術研發的重要原因。
在本文前面的段落中，我們看到Lightmatter試圖利用Optical Interposer建立封裝內部的光網路，Ayar Labs希望讓Optical I/O直接進入Chiplet架構，而Marvell則透過Photonic Fabric將光互連擴展至整個AI資料中心。然而，這些技術都面臨同一個基礎問題：未來光訊號究竟要建立在什麼樣的封裝平台之上？Intel認為，答案可能不是矽，而是玻璃。
長期以來，矽中介層（Silicon Interposer）一直是高效能封裝的重要基礎。從HBM記憶體到先進封裝技術，大量訊號都透過矽中介層進行交換。然而當AI系統的規模持續擴大，矽材料開始面臨成本、尺寸與訊號完整性的挑戰。特別是在光互連應用中，矽並非唯一理想的光學材料，因此產業開始探索新的替代方案。
Intel近年提出的Glass Core Substrate（玻璃核心基板）與Glass Optical Interposer技術，正是希望為下一代AI運算平台建立新的基礎設施。相較於傳統矽基板，玻璃具有更低的介電損耗、更優異的尺寸穩定性以及更好的平坦度。這意味著當封裝尺寸愈來愈大、訊號頻率愈來愈高時，玻璃能提供更穩定的訊號傳輸環境。更重要的是，玻璃特別適合與光學元件整合。
在Intel近年的專利布局中，Glass Optical Interposer已不再只是傳統意義上的封裝基板，而是一個同時具備電訊號與光訊號傳輸能力的平台。例如其專利Photonic Integrated Circuit Packages Including Substrates with Glass Cores，便提出在玻璃基板內部整合光波導與Through-Glass Via（TGV）的架構。這意味著未來GPU、HBM記憶體、光子晶片以及交換晶片都可以直接透過玻璃平台進行連接。玻璃不再只是支撐晶片的結構材料，而成為資料傳輸網路的一部分。
另一項值得關注的專利是Optical and Electrical Glass Interposer with Embedded Bridge。該架構結合Intel熟悉的EMIB概念，將光學波導、電互連與橋接晶片整合於同一個玻璃平台上。這種設計讓不同Chiplet之間可以同時透過光與電進行通訊，進一步提升封裝彈性與系統頻寬。
從專利布局角度觀察，Intel真正競爭的並不是某個單一光子元件，而是未來AI封裝的底層平台。其相關專利涵蓋Glass Core Substrate、光波導結構、光電整合封裝、3D堆疊架構、Co-Packaged Optics以及TGV技術等多個領域。這種布局策略與其過去在CPU平台的發展模式相似，目標是掌握未來產業標準所依賴的基礎架構。
如果Lightmatter試圖打造AI晶片之間的高速公路，Ayar Labs設計的是進出晶片的光學交流道，而Marvell正在規劃整個AI資料中心的光速網路，那麼Intel的Glass Optical Interposer更像是在建造這座城市的地基。因為無論光互連技術如何演進，最終都需要一個能夠同時承載電子與光子的封裝平台。
對台灣半導體產業而言，Glass Optical Interposer也具有重要意義。未來玻璃基板供應鏈、先進封裝設備、矽光子製程以及Chiplet整合技術，都可能因為這項技術而出現新的市場機會。當AI產業逐步從電互連時代邁向光互連時代，玻璃或許將成為下一個改變半導體封裝格局的重要材料。
當封裝平台逐漸完成布局後，產業最終目標則是將光引擎（Optical Engine）直接整合至交換器ASIC與AI加速器封裝之中，而這正是Co-Packaged Optics發展的核心方向。
CPO成AI資料中心新焦點，Intel與Ayar Labs布局光互連生態系
在AI時代，晶片效能的進步速度令人驚嘆，但資料傳輸技術卻逐漸成為限制系統擴展的關鍵因素。
過去數十年來，資料中心的運作主要依賴高速電訊號傳輸。無論是CPU、GPU、交換器或儲存設備，絕大多數資料都透過銅線在系統中流動。然而隨著生成式AI、大型語言模型與超大規模資料中心興起，單一AI叢集可能需要數萬顆GPU同時運作，每秒處理PB等級的資料。當頻寬需求持續攀升時，傳統電互連架構開始面臨功耗過高、訊號衰減與散熱困難等問題。
這也是Co-Packaged Optics（CPO）受到全球半導體產業高度關注的重要原因。所謂CPO，簡單來說就是將光引擎與交換器ASIC或AI加速器共同封裝，而不是像傳統光模組那樣放置在交換器或伺服器外部。這種設計可大幅縮短電訊號傳輸距離，讓資料更早轉換成光訊號進行傳輸，進而降低功耗並提升系統頻寬。許多研究機構認為，CPO將成為未來AI資料中心網路的重要基礎技術。
在這場技術競賽中，Intel與Ayar Labs代表了兩條不同但相互補充的技術路線。
Intel的策略是打造未來光互連的封裝平台。近年來，Intel持續布局CPO相關專利，包括光電共同封裝架構、Glass Core Substrate、Optical Interposer、EMIB以及光波導整合等領域。其核心目標並非單純開發光收發器，而是建立一個能夠同時支援電子與光子傳輸的封裝平台。
從專利內容來看，Intel希望將光學元件直接整合進交換器與AI加速器封裝之中，並利用光波導在封裝內部建立高速資料通道。這些專利涵蓋光電共同封裝架構、玻璃基板中的光波導設計、光交換技術以及光電混合封裝平台。未來當AI系統需要數百Tbps甚至PB級頻寬時，這些技術將成為重要基礎設施。
相較之下，Ayar Labs則專注於Optical I/O技術。該公司認為，真正的問題並非交換器之間的連接，而是光訊號應該直接進入晶片封裝內部。因此，Ayar Labs開發出TeraPHY Optical I/O Chiplet，將光收發器縮小成可直接封裝的Chiplet，並透過矽光子技術與GPU、CPU或AI加速器共同封裝。這使得資料可以在封裝內完成光電轉換，而不需要經過外部光模組。
從專利布局角度來看，Ayar Labs的核心資產包括光學I/O架構、矽光子收發器、SuperNova多波長雷射平台以及封裝內光互連技術。這些專利共同建立了In-Package Optical I/O平台，使光互連從網路設備層級延伸到晶片層級。
2025年，Ayar Labs發表符合UCIe標準的Optical Chiplet，象徵光學互連開始正式進入Chiplet生態系。未來不同廠商開發的運算晶粒，有機會透過標準化光學介面進行連接，形成更具彈性的AI系統架構。
從產業發展脈絡來看，Intel與Ayar Labs其實正在解決同一個問題的不同面向。Intel關注的是未來光互連系統的底層平台與封裝架構，希望建立能夠支援大規模光網路的基礎設施；而Ayar Labs則聚焦於光訊號如何直接進出晶片，讓光互連成為運算架構的一部分。兩者共同指向的目標，是讓AI資料中心從傳統電互連網路逐步轉向光互連網路。
這項轉變的重要性，或許不亞於當年從撥接網路進入光纖寬頻時代。因為未來AI系統的競爭，不再只是單顆GPU的運算能力，而是整個系統能否以最低功耗、最高頻寬與最低延遲完成資料交換。
因此，CPO的專利競爭本質上並非光通訊元件之爭，而是下一代AI資料中心架構的主導權之爭。誰能掌握光互連平台、Optical I/O與封裝整合的核心專利，誰就有機會成為未來AI基礎設施的重要規則制定者。
結語：下一場半導體革命，或許不是更強的晶片，而是更快的光
回顧半導體產業過去半個世紀的發展，技術創新的主軸始終圍繞著運算能力的提升。然而當AI模型規模持續擴張、資料中心運算資源快速集中之際，產業正在進入一個新的階段。
未來決定競爭力的，不只是晶片有多快，而是資料能流動得多快。
Lightmatter、Ayar Labs、Marvell與Intel所代表的技術路線，雖然各自聚焦於不同層級的問題，但共同描繪出同一個未來圖像：光互連將逐步取代電互連，成為下一代AI基礎設施的重要骨幹。
從封裝平台、Optical I/O、Shared Memory Pool，到CPO與Glass Core Substrate，這些創新背後的專利布局，正在塑造未來十年的產業競爭規則。
對台灣而言，這不僅是一場技術革命，更是一個新的產業機會。無論是先進封裝、矽光子製程、光通訊元件、AI伺服器，或是未來的光互連供應鏈，台灣都站在全球產業變革的重要位置。
值得注意的是，全球光互連技術的發展與台灣半導體產業高度相關。從晶圓製造、先進封裝、矽光子製程到AI伺服器供應鏈，台灣企業幾乎參與了光互連生態系的每一個關鍵環節。隨著AI基礎設施競爭從算力延伸至互連能力，光互連相關專利與技術布局，也將成為觀察下一波半導體產業變革的重要指標。
或許下一場半導體革命，不會發生在晶片內部，而會發生在晶片與晶片之間。而此刻正在全球專利版圖上展開的競爭，正悄悄決定AI時代下一個十年的基礎架構。
關鍵技術名詞解析
本名詞表採用台灣半導體與科技產業較常見的寫法。首次出現時建議採「中文說明＋英文原文」，後續則保留產業慣用英文縮寫或專有名詞。
|
英文名稱 |
台灣產業常用譯名 |
簡要說明 |
|---|---|---|
|
GPU（Graphics Processing Unit） |
圖形處理器 |
具備大量平行運算能力，為AI訓練與推論的核心運算引擎。 |
|
HBM（High Bandwidth Memory） |
高頻寬記憶體 |
透過3D堆疊提供高資料傳輸速度，廣泛用於AI加速器。 |
|
Chiplet |
Chiplet（小晶片） |
將大型晶片拆分為多個功能晶粒，再以先進封裝整合。 |
|
Silicon Photonics |
矽光子 |
以半導體製程在矽平台上製作光學元件。 |
|
Optical Interposer |
光學中介層 |
將光波導整合於中介層，支援封裝內高速光互連。 |
|
Optical I/O Chiplet |
光學I/O晶粒 |
將光收發功能整合成可封裝的Chiplet。 |
|
Photonic Fabric |
光子互連架構 |
以光互連連接運算、記憶體與網路資源的系統架構。 |
|
Glass Core Substrate |
玻璃核心基板 |
以玻璃作為下一代先進封裝基板材料。 |
|
Glass Optical Interposer |
玻璃光學中介層 |
整合光波導與電互連功能的玻璃封裝平台。 |
|
Co-Packaged Optics（CPO） |
共封裝光學 |
將光引擎與交換器ASIC或AI加速器共同封裝。 |
|
Optical Engine |
光引擎 |
負責光訊號產生、調變與收發的封裝內光學模組。 |
|
UCIe |
通用Chiplet互連標準 |
Chiplet生態系的重要互連標準。 |
|
EMIB |
EMIB |
Intel的嵌入式橋接封裝技術，業界多直接使用英文縮寫。 |
|
TGV（Through-Glass Via） |
穿玻璃導孔 |
玻璃基板中的垂直導通結構。 |
|
Memory Wall |
記憶體牆 |
處理器運算速度快於記憶體供應速度所形成的瓶頸。 |
|
Memory Disaggregation |
記憶體解耦 |
將記憶體資源從單一節點釋放出來，供多個運算節點共享。 |
|
Shared Memory Pool |
共享記憶體池 |
可由多個運算節點透過高速互連共享的記憶體資源。 |
|
WDM（Wavelength Division Multiplexing） |
波分多工 |
以不同波長光訊號在同一光纖中傳輸多路資料。 |
|
EAM（Electro-Absorption Modulator） |
電吸收調變器 |
高速光訊號調變的重要光子元件。 |
延伸閱讀與參考資料
Lightmatter：Optical Interposer
Lightmatter：Lightmatter Unveils Passage M1000 Photonic Superchip, World’s Fastest AI Interconnect
Lightmatter：M-Series Photonic Superchip
https://lightmatter.co/products/m1000/
Lightmatter：Passage: 3D Photonic Interconnect Platform
https://lightmatter.co/products/passage/
Reuters：Lightmatter Releases New Photonics Technology for AI Chips
Tom’s Hardware：Lightmatter Unveils High-Performance Photonic Superchip, Claims World’s Fastest AI Interconnect
Technology.org：114 Tbps Optical Capacity: Lightmatter Improves AI Connectivity with Revolutionary Photonic Superchip
https://www.technology.org/2025/04/01/114tbps-lightmatter-ai-photonic-chip/
Wired：To Build a Better AI Supercomputer, Let There Be Light
https://www.wired.com/story/build-a-better-ai-supercomputer-let-there-be-light/
arXiv：An Analysis of Various Design Pathways Towards Multi-Terabit Photonic On-Interposer Interconnects
https://arxiv.org/abs/2306.07241
Ayar Labs：Optical I/O Chiplet
Ayar Labs：TeraPHY Optical I/O Chiplet
Ayar Labs：Optical I/O Products and SuperNova Platform
https://ayarlabs.com/optical-io-products/
USPTO：Pooled DRAM System Enabled by Monolithic In-Package Optical I/O
https://uspto.report/patent/app/20210257021
Business Wire：Ayar Labs Unveils World’s First UCIe Optical Chiplet for AI Scale-Up Architectures
Tom’s Hardware：Alchip and Ayar Labs Unveil Co-Packaged Optics for AI Datacenter Scale-Up
Marvell：Photonic Fabric
Marvell：Marvell Completes Acquisition of Celestial AI
Marvell：Marvell to Acquire Celestial AI, Accelerating Scale-up Connectivity for Next-Generation Data Centers
arXiv：Photonic Fabric Platform for AI Accelerators
https://arxiv.org/abs/2507.14000
Photonics Spectra：Marvell to Acquire Celestial AI for $3.25 Billion
https://www.photonics.com/Articles/Marvell_to_Acquire_Celestial_AI_for_325B/p5/a71734
Intel：Glass Optical Interposer
Intel：Intel Unveils Industry-Leading Glass Substrates for Next-Generation Advanced Packaging
https://newsroom.intel.com/artificial-intelligence/intel-unveils-industry-leading-glass-substrates
Justia Patents：Photonic Integrated Circuit Packages Including Substrates with Glass Cores (US20240178207)
https://patents.justia.com/patent/20240178207
Justia Patents：Optical and Electrical Glass Interposer with Embedded Bridge (US20250300086)
https://patents.justia.com/patent/20250300086
Justia Patents：Optical Waveguide Formed Within a Glass Layer (US12442979)
https://patents.justia.com/patent/12442979
KnowMade：Intel’s Expanding IP Portfolio in Co-Packaged Optics
Intel × Ayar Labs：Co-Packaged Optics（CPO）
Ayar Labs：In-Package Optical I/O versus Co-Packaged Optics: Let’s Get Technical
https://ayarlabs.com/blog/in-package-optical-i-o-versus-co-packaged-optics-lets-get-technical/
Ayar Labs：Optical I/O Products
https://ayarlabs.com/optical-io-products/
Business Wire：World’s First UCIe Optical Chiplet Announcement
arXiv：Next-Generation Co-Packaged Optics for Future Disaggregated AI Systems