電子報
AI 晶片新契機：二維半導體介面工程突破
臺灣研究登上《Nature Electronics》
二維半導體磊晶介面工程示意圖
隨著生成式 AI、大型語言模型（LLM）與高效能運算（HPC）快速發展，AI 晶片對運算效能與能源效率的要求持續攀升。近年來，NVIDIA、AMD、Google、Intel 等業者雖透過先進製程、Chiplet（晶粒化設計）及先進封裝等技術提升 AI 晶片性能，但當製程推進至 2 奈米甚至更小節點時，傳統矽（Silicon）CMOS 已逐漸逼近物理極限。
因此，全球半導體產業開始將目光轉向「後矽時代（Beyond Silicon）」的新材料，其中具有原子級厚度的二維半導體（2D Semiconductor），被視為下一代 AI 晶片的重要候選材料。
近期，在國家科學及技術委員會「Å 世代前瞻半導體專案計畫」及「晶創臺灣－次世代半導體材料與元件整合關鍵技術」計畫支持下，國立陽明交通大學張文豪教授團隊，攜手台積電 Iuliana Radu 博士團隊及陽明交通大學李宗恩教授，共同突破二維半導體長期面臨的介面瓶頸，成功開發高效能單層二硫化鉬（MoS₂）頂閘極電晶體，研究成果刊登於國際頂尖期刊《Nature Electronics》。
AI 晶片為何需要二維半導體？
AI 晶片的發展不只是增加更多電晶體，更需要兼顧運算效能、功耗與散熱等多重挑戰。隨著電晶體尺寸持續縮小，傳統矽材料逐漸出現漏電增加、控制能力下降等問題，使製程微縮愈來愈困難。
二維半導體由於厚度僅有單一原子層，具有優異的閘極控制能力、低漏電流及低工作電壓等特性，因此被認為是延續摩爾定律的重要技術方向，也是未來 AI GPU、AI ASIC、Edge AI 晶片及超低功耗處理器的重要候選材料。
關鍵突破不只是材料，而是介面工程
二維半導體雖具有極大潛力，但長期以來最大的挑戰，在於如何在其表面形成高品質的閘極介電層。
由於材料僅有原子級厚度，在沉積介電層時容易破壞表面結構，造成電子散射增加、載子遷移率下降及元件效能衰退，這也是二維半導體多年來難以實際應用的重要原因。
此次研究最大的創新並非尋找新的半導體材料，而是提出磊晶介面工程（Epitaxial Interface Engineering）的新方法。
研究團隊利用超高真空製程，在單層 MoS₂ 表面先形成極薄鋁層，再氧化生成約 0.42 奈米厚的氧化鋁介面層，建立高品質且原子級平整的介面，大幅降低電子散射，同時兼顧超薄結構與高跨導特性，使元件在極小尺寸下仍展現全球領先的跨導表現、極低漏電流與優異操作穩定性。
對 AI 晶片產業的意義
這項研究雖然仍屬基礎元件技術，但其潛在影響相當深遠。
未來若能整合至成熟製程，將有助於發展下一代 AI GPU 與 AI ASIC、Edge AI 與行動 AI SoC、高效能運算（HPC）處理器、神經形態晶片（Neuromorphic Computing）及超低功耗 AI 感測晶片。
對 AI 晶片而言，更高的跨導代表更快的電晶體切換速度，更低的漏電流則可降低待機功耗，而良好的介面品質也有助於提升元件可靠度與長期運作穩定性。這些特性正是未來大型 AI 模型、高密度資料中心及邊緣 AI 運算最重視的核心指標。
從矽時代走向後矽時代
近年 AI 晶片技術快速演進，全球產業正同步布局多項關鍵技術，包括先進製程、Chiplet、先進封裝、HBM 高頻寬記憶體、光互連，以及後矽材料。其中，二維半導體代表的是最底層、也是最具革命性的材料創新。
此次臺灣團隊突破的並非單一元件性能，而是建立可廣泛應用於不同二維半導體材料的介面工程平台。這項成果不僅為二維半導體邁向實際應用奠定基礎，也讓臺灣在全球後矽時代半導體技術競賽中占有重要一席之地。
【論文資訊】
論文標題: High-transconductance molybdenum disulfide top-gate transistors using epitaxial interface engineering
期刊: Nature Electronics